ЛР12. Убрано использование ready

MPSU · Nov 28, 2023 · 19bc1af · 19bc1af
1 parent 3b19980
commit 19bc1af
Show file tree

Hide file tree

Showing 2 changed files with 0 additions and 4 deletions.
diff --git a/.pic/Labs/lab_12_periph/fig_01.drawio.png b/.pic/Labs/lab_12_periph/fig_01.drawio.png
diff --git a/Labs/12. Peripheral units/README.md b/Labs/12. Peripheral units/README.md
@@ -148,8 +148,6 @@ _Рисунок 2. Карта памяти периферийных устрой
 
 Подробное описание периферийных устройств их управления и назначение управляющих регистров будет дано после порядка выполнения задания.
 
-Обратите внимание на то, что у всех модулей периферийных устройств есть выходной сигнал `ready_o`, который должен быть всегда равен единице.
-
 ---
 
 ## Порядок выполнения задания
@@ -564,7 +562,6 @@ module uart_tx_sb_ctrl(
   input  logic [31:0]   write_data_i,
   input  logic          write_enable_i,
   output logic [31:0]   read_data_o,
-  output logic          ready_o,
 
 /*
     Часть интерфейса модуля, отвечающая за подключение передающему,
@@ -752,7 +749,6 @@ module vga_sb_ctrl (
   input  logic [31:0] addr_i,
   input  logic [31:0] write_data_i,
   output logic [31:0] read_data_o,
-  output logic        ready_o,
 
   output logic [3:0]  vga_r_o,
   output logic [3:0]  vga_g_o,