ЛР4. Исправление ссылки на конкатенацию

MPSU · Oct 17, 2023 · d376b02 · d376b02
1 parent 8dda146
commit d376b02
Showing 1 changed file with 1 addition and 1 deletion.
diff --git a/Labs/04. Primitive programmable device/README.md b/Labs/04. Primitive programmable device/README.md
@@ -287,7 +287,7 @@
 
 Так как все модули процессора написаны, основная часть кода описания процессора будет связана с подключением этих модулей друг к другу. Подробнее о подключении модулей сказано в [Modules.md](../../Basic%20Verilog%20structures/Modules.md).
 
-Для реализации блоков знакорасширения с умножением на 4 подходит использование оператора конкатенации ([Concatenation.md](../../Basic%20Verilog%20structures/Modules.md)).
+Для реализации блоков знакорасширения с умножением на 4 подходит использование оператора конкатенации ([Concatenation.md](../../Basic%20Verilog%20structures/Concatenation.md)).
 
 ## Задание по реализации процессора