Переименование tb_alu

MPSU · Nov 26, 2023 · 58deeeb · 58deeeb
1 parent b2c4687
commit 58deeeb
Show file tree

Hide file tree

Showing 2 changed files with 2 additions and 2 deletions.
diff --git a/Labs/02. Arithmetic-logic unit/README.md b/Labs/02. Arithmetic-logic unit/README.md
@@ -282,9 +282,9 @@ endmodule
       2. Выходной бит переноса при подключении сумматора можно не указывать, т.к. он использоваться не будет.
    6. При реализации операций сдвига, руководствуйтесь [особенностями реализации сдвигов](#особенности-реализации-сдвига).
 4. После реализации модуля АЛУ его нужно будет проверить с помощью тестового окружения.
-   1. Добавьте файл [`tb_miriscv_alu.sv`](tb_miriscv_alu.sv) в `Simulation sources`.
+   1. Добавьте файл [`tb_alu.sv`](tb_alu.sv) в `Simulation sources`.
    2. Для запуска симуляции воспользуйтесь [`этой инструкцией`](../../Vivado%20Basics/Run%20Simulation.md).
-   3. Перед запуском симуляции убедитесь, что в качестве top-level модуля выбран модуль `tb_miriscv_alu`.
+   3. Перед запуском симуляции убедитесь, что в качестве top-level модуля выбран модуль `tb_alu`.
    4. Убедитесь, что симуляция завершена (об этом будет соответствующее сообщение в консоли). По завершению симуляции, в случае отсутствия ошибок, будет выведено сообщение "SUCCESS", в противном случае будут выведены сообщения об этих ошибках.
    5. В случае, если были найдены ошибки, вы должны найти и исправить их. Для этого руководствуйтесь [документом](../../Vivado%20Basics/Debug%20manual.md).
 5. Добавьте в проект модуль верхнего уровня ([nexys_alu.sv](board%20files/nexys_alu.sv)), соединяющий АЛУ с периферией в ПЛИС. Описание модуля находится [здесь](board%20files)

diff --git a/.... Arithmetic-logic unit/tb_miriscv_alu.sv → Labs/02. Arithmetic-logic unit/tb_alu.sv b/.... Arithmetic-logic unit/tb_miriscv_alu.sv → Labs/02. Arithmetic-logic unit/tb_alu.sv