Skip to content

Commit

Permalink
ЛР3. Обновление описания модулей
Browse files Browse the repository at this point in the history
  • Loading branch information
HepoH3 authored Mar 22, 2024
1 parent e5cefc1 commit 48f9c8e
Showing 1 changed file with 3 additions and 3 deletions.
6 changes: 3 additions & 3 deletions Labs/03. Register file and memory/README.md
Original file line number Diff line number Diff line change
Expand Up @@ -218,7 +218,7 @@ endmodule

### 1. Память инструкций

У данной памяти будет два порта:
У данного модуля будет два входных/выходных сигнала:

- 32-битный вход адреса
- 32-битный выход данных (асинхронное чтение)
Expand All @@ -240,7 +240,7 @@ mоdulе instr_mеm(

### 2. Память данных

У данной памяти будет 8 портов:
У данного модуля будет шесть входных/выходных сигналов:

- вход тактового синхроимпульса
- вход запроса на работу с памятью
Expand Down Expand Up @@ -269,7 +269,7 @@ mоdulе data_mеm(

### 3. Регистровый файл

У данного модуля будет 8 портов:
У данного модуля будет восемь входных/выходных сигналов:

- вход тактового синхроимпульса
- вход сигнала разрешения записи
Expand Down

0 comments on commit 48f9c8e

Please sign in to comment.