Исправление битой ссылки

MPSU · Feb 11, 2024 · 129c62b · 129c62b
1 parent 09085a7
commit 129c62b
Show file tree

Hide file tree

Showing 2 changed files with 6 additions and 6 deletions.
diff --git a/...ado Basics/Vivado Trainer/fpga_filter.png → .pic/Vivado Basics/Vivado trainer/fig_01.png b/...ado Basics/Vivado Trainer/fpga_filter.png → .pic/Vivado Basics/Vivado trainer/fig_01.png
diff --git a/Vivado Basics/Vivado trainer.md b/Vivado Basics/Vivado trainer.md
@@ -15,15 +15,15 @@
 <details>
    <summary> Скриншот окна с выставленными фильтрами</summary>
 
-   ![Скриншот окна с выставленными фильтрами](../.pic/Vivado%20Basics/Vivado%20trainer/fpga_filter.png)
+   ![../.pic/Vivado%20Basics/Vivado%20trainer/fig_01.png](../.pic/Vivado%20Basics/Vivado%20trainer/fig_01.png)
 
 </details>
 
-7. В списке выбрать ПЛИС `xc7a100tcsg324-1` → Нажать Next
-8. Нажать Finish
-9. Закрыть Vivado
-10. Удалить папку
-11. Повторить все действия самостоятельно
+1. В списке выбрать ПЛИС `xc7a100tcsg324-1` → Нажать Next
+2. Нажать Finish
+3. Закрыть Vivado
+4. Удалить папку
+5. Повторить все действия самостоятельно
 
 ## Создание модуля на SystemVerilog