From c35a140d9d313dc32a957e15f0ea91f790f40537 Mon Sep 17 00:00:00 2001 From: Andrei Solodovnikov Date: Mon, 15 Jul 2024 14:05:41 +0300 Subject: [PATCH] Update rv32i.md --- Other/rv32i.md | 2 +- 1 file changed, 1 insertion(+), 1 deletion(-) diff --git a/Other/rv32i.md b/Other/rv32i.md index 1da05ef4..9dce3e9d 100644 --- a/Other/rv32i.md +++ b/Other/rv32i.md @@ -105,7 +105,7 @@ _Рисунок 3. Типы кодирования инструкций RISC-V._ Для упрощения декодирования, архитектура команд RISC-V сохраняет положение адресов регистров-источников (`rs1` и `rs2`) и регистра назначения (`rd`) между всеми типами инструкций. -За исключением 5-битных непосредственных операндов, используемых в командах CSR, все непосредственные операнды (`imm`) проходят знаковое расширение. Для уменьшения сложности оборудования, константа размещается в свободные (от полей `func3`/`func7`/`rs1`/`rd`) биты инструкции, начиная от левого края. В частности, благодаря этому ускоряется схема знакового расширения, поскольку знаковый бит всех непосредственных операндов всегда находится в 31-ом бите инструкции. +За исключением 5-битных непосредственных операндов, используемых в командах CSR, все непосредственные операнды (`imm`) проходят знаковое расширение. Для уменьшения сложности аппаратуры, константа размещается в свободные (от полей `func3`/`func7`/`rs1`/`rd`) биты инструкции, начиная от левого края. В частности, благодаря этому ускоряется схема знакового расширения, поскольку знаковый бит всех непосредственных операндов всегда находится в 31-ом бите инструкции. ### Способы кодирования непосредственных операндов