diff --git a/.pic/Other/rv32i/example_instr_code.png b/.pic/Other/rv32i/example_instr_code.png
index b21f2295..b75ad148 100644
Binary files a/.pic/Other/rv32i/example_instr_code.png and b/.pic/Other/rv32i/example_instr_code.png differ
diff --git a/.pic/Other/rv32i/example_instr_code.xlsx b/.pic/Other/rv32i/example_instr_code.xlsx
new file mode 100644
index 00000000..9b1e1192
Binary files /dev/null and b/.pic/Other/rv32i/example_instr_code.xlsx differ
diff --git a/Other/rv32i.md b/Other/rv32i.md
index f15db2d8..062585bb 100644
--- a/Other/rv32i.md
+++ b/Other/rv32i.md
@@ -69,7 +69,7 @@ RISC-V является load&store архитектурой (все операц
 
 ![../.pic/Labs/lab_05_decoder/rv32i_BIS.png](../.pic/Labs/lab_05_decoder/rv32i_BIS.png)
 
-Ниже, для наглядности, приводится пример кодирования пары инструкций из книги Харриса и Харриса "Цифровая схемотехника и архитектура компьютера" из ассемблерных инструкций в 16-ричные цифры.
+Ниже, для наглядности, приводится пример кодирования пары инструкций из книги Харриса и Харриса "Цифровая схемотехника и архитектура компьютера" в машинный код[1, стр. 368].
 
 ![../.pic/Other/rv32i/example_instr_code.png](../.pic/Other/rv32i/example_instr_code.png)