diff --git a/Labs/12. Peripheral units/README.md b/Labs/12. Peripheral units/README.md
index ad00fc7d..aba64300 100644
--- a/Labs/12. Peripheral units/README.md	
+++ b/Labs/12. Peripheral units/README.md	
@@ -1,4 +1,4 @@
-# Лабораторная работа 12 "Периферийные устройства"
+ # Лабораторная работа 12 "Периферийные устройства"
 
 На прошлой лабораторной работе вы реализовали свой собственный RISC-V процессор. Однако пока что он находится "в вакууме" и никак не связан с внешним миром. Для исправления этого недостатка вами будет реализована системная шина, через которую к процессору смогут подключаться различные периферийные устройства.
 
@@ -786,7 +786,7 @@ module vga_sb_ctrl (
 
 Остается только разобраться с сигналами `write_enable_i` и `read_data_o`.
 
-Оба эти сигнала мультиплексируются / демультиплексируются с помощью одного и того же управляющего сигнала: `addr_i[13:12]` в соответствии с диапазонами адресов (рис. 3):
+Оба эти сигнала мультиплексируются / демультиплексируются с помощью одного и того же управляющего сигнала: `addr_i[13:12]` в соответствии с диапазонами адресов (рис. 4):
 
 * `addr_i[13:12] == 2'b00` — сигнал `write_enable_i` поступает на вход `char_map_we_i`, выход `char_map_rdata_o` записывается в выходной регистр `read_data_o`;
 * `addr_i[13:12] == 2'b01` — сигнал `write_enable_i` поступает на вход `col_map_we_i`, выход `col_map_rdata_o` записывается в выходной регистр `read_data_o`;