From 58deeeb84fd80924757492aa950644134c831dbd Mon Sep 17 00:00:00 2001 From: Andrei Solodovnikov Date: Sun, 26 Nov 2023 15:47:47 +0300 Subject: [PATCH] =?UTF-8?q?=D0=9F=D0=B5=D1=80=D0=B5=D0=B8=D0=BC=D0=B5?= =?UTF-8?q?=D0=BD=D0=BE=D0=B2=D0=B0=D0=BD=D0=B8=D0=B5=20tb=5Falu?= MIME-Version: 1.0 Content-Type: text/plain; charset=UTF-8 Content-Transfer-Encoding: 8bit --- Labs/02. Arithmetic-logic unit/README.md | 4 ++-- .../{tb_miriscv_alu.sv => tb_alu.sv} | 0 2 files changed, 2 insertions(+), 2 deletions(-) rename Labs/02. Arithmetic-logic unit/{tb_miriscv_alu.sv => tb_alu.sv} (100%) diff --git a/Labs/02. Arithmetic-logic unit/README.md b/Labs/02. Arithmetic-logic unit/README.md index 6adc74b9..bd5d11df 100644 --- a/Labs/02. Arithmetic-logic unit/README.md +++ b/Labs/02. Arithmetic-logic unit/README.md @@ -282,9 +282,9 @@ endmodule 2. Выходной бит переноса при подключении сумматора можно не указывать, т.к. он использоваться не будет. 6. При реализации операций сдвига, руководствуйтесь [особенностями реализации сдвигов](#особенности-реализации-сдвига). 4. После реализации модуля АЛУ его нужно будет проверить с помощью тестового окружения. - 1. Добавьте файл [`tb_miriscv_alu.sv`](tb_miriscv_alu.sv) в `Simulation sources`. + 1. Добавьте файл [`tb_alu.sv`](tb_alu.sv) в `Simulation sources`. 2. Для запуска симуляции воспользуйтесь [`этой инструкцией`](../../Vivado%20Basics/Run%20Simulation.md). - 3. Перед запуском симуляции убедитесь, что в качестве top-level модуля выбран модуль `tb_miriscv_alu`. + 3. Перед запуском симуляции убедитесь, что в качестве top-level модуля выбран модуль `tb_alu`. 4. Убедитесь, что симуляция завершена (об этом будет соответствующее сообщение в консоли). По завершению симуляции, в случае отсутствия ошибок, будет выведено сообщение "SUCCESS", в противном случае будут выведены сообщения об этих ошибках. 5. В случае, если были найдены ошибки, вы должны найти и исправить их. Для этого руководствуйтесь [документом](../../Vivado%20Basics/Debug%20manual.md). 5. Добавьте в проект модуль верхнего уровня ([nexys_alu.sv](board%20files/nexys_alu.sv)), соединяющий АЛУ с периферией в ПЛИС. Описание модуля находится [здесь](board%20files) diff --git a/Labs/02. Arithmetic-logic unit/tb_miriscv_alu.sv b/Labs/02. Arithmetic-logic unit/tb_alu.sv similarity index 100% rename from Labs/02. Arithmetic-logic unit/tb_miriscv_alu.sv rename to Labs/02. Arithmetic-logic unit/tb_alu.sv