diff --git a/.pic/Labs/lab_01_adder/fig_02.drawio.svg b/.pic/Labs/lab_01_adder/fig_02.drawio.svg index d03e0d2..a646ba0 100644 --- a/.pic/Labs/lab_01_adder/fig_02.drawio.svg +++ b/.pic/Labs/lab_01_adder/fig_02.drawio.svg @@ -1,4 +1,4 @@ -
a_i
a_i
carry_i
carry...
and
and
xor
xor
sum_o
sum_o
carry_o
carry...
b_i
b_i
xor
xor
and
and
and
and
or
or
a&carry_i
a&carry_i
a&b
a&b
or
or
b&carry_i
b&carry_i
(a&b)|(a&carry_i)
(a&b)|(a&carry_i)
a^b
a^b
Text is not SVG - cannot display
\ No newline at end of file +
a_i
a_i
carry_i
carry...
and
and
xor
xor
sum_o
sum_o
carry_o
carry...
b_i
b_i
xor
xor
and
and
and
and
or
or
AandCarry
AandCarry
AandB
AandB
AxorBxorCarry
AxorBxorCarry
or
or
BandCarry
BandCarry
AandBorAandCarry
AandBorAandCarry
AxorB
AxorB
Text is not SVG - cannot display
\ No newline at end of file diff --git a/.pic/Labs/lab_01_adder/fig_05.drawio.svg b/.pic/Labs/lab_01_adder/fig_05.drawio.svg index 8e82d7e..c1a9294 100644 --- a/.pic/Labs/lab_01_adder/fig_05.drawio.svg +++ b/.pic/Labs/lab_01_adder/fig_05.drawio.svg @@ -1,4 +1,4 @@ -
fulladder0
fulladder0
fulladder1
fulladder1
fulladder2
fulladder2
fulladder3
fulladder3
carry_i
carry_i
b_i
b_i
a_i
a_i
s_o
s_o
carry_o
carry_o
1
1
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
1011
0101
0000
1011...
+
+
. . .
. . .
s_o[0]
s_o[0]
s_o[1]
s_o[1]
s_o[2]
s_o[2]
s_o[3]
s_o[3]
b_i[0]
b_i[0]
b_i[1]
b_i[1]
b_i[2]
b_i[2]
b_i[3]
b_i[3]
a_i[1]
a_i[1]
a_i[0]
a_i[0]
a_i[2]
a_i[2]
a_i[3]
a_i[3]
1
1
Text is not SVG - cannot display
\ No newline at end of file +
fulladder0
fulladder0
fulladder1
fulladder1
fulladder2
fulladder2
fulladder3
fulladder3
carry_i
carry_i
b_i
b_i
a_i
a_i
s_o
s_o
carry_o
carry_o
1
1
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
1011
0101
0000
1011...
+
+
. . .
. . .
s_o[0]
s_o[0]
s_o[1]
s_o[1]
s_o[2]
s_o[2]
s_o[3]
s_o[3]
b_i[0]
b_i[0]
b_i[1]
b_i[1]
b_i[2]
b_i[2]
b_i[3]
b_i[3]
a_i[1]
a_i[1]
a_i[0]
a_i[0]
a_i[2]
a_i[2]
a_i[3]
a_i[3]
1
1
c[0]
c[0]
c[1]
c[1]
c[2]
c[2]
Text is not SVG - cannot display
\ No newline at end of file diff --git a/Labs/01. Adder/README.md b/Labs/01. Adder/README.md index a47ddbf..9a72145 100644 --- a/Labs/01. Adder/README.md +++ b/Labs/01. Adder/README.md @@ -199,7 +199,7 @@ _Рисунок 5. Схема 4-битного сумматора._ _Рисунок 6. Схема 4-битного сумматора, сгенерированная САПР Vivado._ -Несмотря на запутанность схемы, если присмотреться, вы увидите, как от шин A, B и S отходят линии к каждому из сумматоров, а бит переноса передаётся от предыдущего сумматора к следующему. Для передачи битов переноса от одного сумматора к другому, потребуется создать вспомогательные провода, которые можно сгруппировать в один [вектор](../../Basic%20Verilog%20structures/Modules.md#векторы). +Несмотря на запутанность схемы, если присмотреться, вы увидите, как от шин A, B и S отходят линии к каждому из сумматоров, а бит переноса передаётся от предыдущего сумматора к следующему. Для передачи битов переноса от одного сумматора к другому, потребуется создать вспомогательные провода, которые можно сгруппировать в один [вектор](../../Basic%20Verilog%20structures/Modules.md#векторы) (см. сигналы c[0]-c[2] на _рис. 5_). ## Задание